採用情報｜株式会社ベリフォア【建築建設biz】

◇業務詳細半導体の論理設計、検証およびツール開発業務を
ご担当頂きます！

3-4名のチームでプロジェクトに携わります。

入社後はOJTで先輩と業務を行うので安心です。

仕様検討・作成→RTL実装→検証仕様作成→
検証実施の一連の流れ

◇ツール開発
これまでの実経験に基づく、開発・検証効率を
大幅に向上させるシミレーションアクセラレータ
および機能レベルでのテストパターン
自動生成などの開発（GUIやHW-IPを含む）

◇作業環境
Linux/UNIX

◇言語
SystemVelirog、Verilog-HDL、
VHDL、C/C++、Python
　
Simulator/EDA: VCS、IES、QuestaSIM
をはじめフォーマルベリファイア等
各種EDA

▽働きやすさ
・残業を良しとしないのが社内の共通認識！
　そのため月残業時間は15時間前後です。
　限られた時間でのパフォーマンス向上を
　重視しており、リモートワークも可能！

・子育て世代のエンジニアが大半を
　占める中、産休・育休実績もあり、
　世の中に先行してワークライフバランスの
　とれた環境を実現しています！

　直近１年の有給休暇平均取得率は79.8％
（国内平均は49.1%）です！

▽将来性
・半導体は世界的にはAI・IoTの発展に伴い、
　すべての領域で受注に対応しきれないほど
　好調で、SOX（株式の動向を示す指数）は
　ITバブルのころの最高値を更新しています。

＊この状態は、今後しばらく続くと
　予想されています。

・日本の高品質な半導体は、
　海外でも高い需要が見込まれています。
　それに伴い、海外進出に
　興味のある方も歓迎！！

・最先端大規模SoCにおいて、
　SystemVerilogを採用し、
　制約付きランダムテストや
　アサーションといった最新の
　検証技術を駆使した再利用可能な
　検証環境を構築・実装した経験が
　顧客から高い評価を得ています！

・自社製品として、シミュレーション・
　アクセラレータ、インテリジェント・
　テストジェネレータなどの開発を行い、
　事業を拡大しております。


▽休日・休暇
・完全週休2日制
　(かつ土日祝日)

・有給休暇15日～20日

・休日日数120日

・年末年始、特別休暇
　（慶弔休暇など）

▽福利厚生
・通勤手当、出張手当

・健康保険、厚生年金保険、
　雇用保険、労災保険


▽教育制度・資格補助補足
　OJTになります

▽その他補足
・利益還元型ボーナス制度

・ストックオプション

◇学歴
大学院、大学、短期大学、
専修・各種学校、高等専門学校卒
以上

【必要業務経験】

◇必須要件
・1年以上のHDL
（Verilog-HDL/VHDL）

・設計の経験〈ASIC、FPGAなど〉

◇歓迎要件
・HDL関連の設計、検証実務経験

・FPGA開発経験

・AI技術を応用した開発、
　実務経験

・自身での仕様設計経験

・英語での読解・記述能力、
　コミュニケーション力などに
　自信のある方、トライしたい方

・海外進出に興味のある方